意法半导体(ST)和GlobalFoundries (GF)在法国签署了一份谅解备忘录，解备忘录刚刚签署Crolles现有晶圆厂旁边新建300mm半导体晶圆厂。新工厂将支持各种半导体技术和工艺节点，包括FD-SOI。ST和GF预计晶圆厂将于2024年开始生产芯片，到2026年，每年生产62万片300毫米晶圆。

芯片采购网专注于整合国内外授权IC代理商现货资源，芯片库存实时查询，行业价格合理，采购方便IC芯片，国内专业芯片采购平台。

法国东南部Crolles，离意大利边境不远，长期以来一直是FD-SOI温床的发展。从很多方面来看，FD-SOI技术含量低的方法可以实现FinFETs和GAA fet芯片上晶体管与晶体管之间的参数变化较小，包括速度更高、功耗更低、导电沟完全耗尽(不掺杂)。片内参数变化较少意味着片内参数变化较少ic设计师可以通过降低所需的工作电压来降低所需的设计量(包括电源电压和时间序列)，从而提高芯片速度和功耗。

早在1999年，加州大学柏克莱分校的胡正明博士柏克莱分校的基础DARPA合同开发FinFETs。DARPA这份合同被取消了，因为很明显，平面场效应晶体管在运行半个世纪后最终会耗尽气体，因为它的尺寸越来越小。DARPA寻找替代方案。

小型平面FET短沟泄漏的存在，导致短沟泄漏FET不能完全关闭。FinFET相对于平面FET的优势在于fin FET架构在FET栅极建在沟的四个边缘的三个边缘。这种布局允许来自栅极的电场更深透FET在传导沟中，这减少了短沟泄漏，并允许更好地控制通过沟的电流。

随着平面FET缩小尺寸，增加短沟泄漏，增加功耗和散热挑战，迫使半导体制造商采用FinFETs。早在2011年，英特尔就是第一个finfet商业半导体公司用于其22纳米工艺节点，比finfet第一次开发晚了十多年。FinFETs目前几乎常用于20nm工艺节点或更新工艺节点制造的芯片。

然而，FinFETs现在没有气体了。驱动FinFET晶体管栅极的三侧不再能够实现所需的速度和低泄漏电流。我们现在必须开车FET为了获得性能好的晶体管，栅极的所有四个侧面。进入GAAFETs，已在三星3纳米工艺节点晶圆厂生产。英特尔和TSMC它也将分别是20英特尔A和N砷化镓场效应晶体管用于22纳米节点。三星将其GAAFETs称为多桥沟道fet”(MBC fet)；英特尔称之为带状场效应晶体管；TSMC称为纳米片状砷化镓场效应晶体管。

像FinFETs一样，GAAFETs是3D结构。GAAFET传导通道不是由鳍组成的，而是由未混合的硅纳米线、纳米线或纳米带组成的。这些纳米线、纳米线或纳米带很薄，基本上是2D结构采用原子层沉积(ALD)由先进的工艺技术制成。这些纳米级导电沟完全GAAFET格栅极结构封装。

FD-SOI FET超薄导电沟不会与硅制成平面FET相同的泄漏效果。图片来源：意大利半导体。

FD-SOI fet本质上是2D通过在薄生长的二氧化硅绝缘层上结合或施用非常薄、非常均匀的硅层来传导沟道。FD-SOI FET如果导电沟足够薄，导电沟顶部晶体管栅极的电场将完全穿透沟，因此不需要像GAAFETs所有四侧围沟的栅极结构。

除了FD-SOI衬底之外，FD-SOI fet以类似的方式制造，并使用制造平面fet设备相同。GAA结构更复杂，需要昂贵的使用EUV光刻技术制造所需的小结构。像FinFETs和GAA fet一样，FD-SOI fet没有短沟泄漏问题，它们不像GAA fet那样需要EUV光刻。所以，你可以称之为FD-SOI晶体管是几乎全栅场效应晶体管(GAAAFETs)。你可能会，但没有人会。

一个有趣的巧合是，由胡正明博士领导的同一加州大学伯克利分校团队在1999年表示DARPA合同开发了FinFET，同时根据同一DARPA合同开发非常相似FD-SOI FET结构的东西。胡把这第二种FET结构称为UTBSOI(硅在超薄绝缘体上)。

与平面MOSFETs相比，FinFETs、GAAFETs和UTBSOI FETs有很多优点：

更好的信号摆幅

对栅极长度和漏极电压不敏感

由于掺杂剂没有随机波动，因此没有随机波动FinFETs鳍片、GAAFETs纳米结构中的导电沟和UTBSOI/FD-SOI fet薄导电沟完全耗尽——它们不混合

导通电流高，泄漏低

更低的Vdd而且泄漏更低，所以功耗更低

在FinFETs或GAAFETs和ut bsoi/FD-SOI fet至少有两个重要的区别。首先，在FD-SOI FET通过晶圆上薄绝缘层下的体硅衬底，在沟下添加反向偏置相对容易。允许您调整反向偏置FET阈值电压，调节性能和功耗。如果你决定变得非常奇怪，你可以使用每个晶体管下的硅作为第二个栅极来调整芯片上的单个场效应晶体管。向FinFETs或GAAFETs添加反向偏置并不容易。第二，相对于FinFETs或GAAFETs，FD-SOI晶体管不会更小，所以晶体管密度不会相同。不需要贵EUV光刻术的另一面。

FD-SOI与传统的平面处理相比，平面处理仍然比传统的平面处理更好IC昂贵的处理，因为它需要特殊的处理FD-SOI晶片。它只是没有做小的FinFETs和GAAFETs所需的EUV光刻和其他3D昂贵的处理技术。传统的IC制造使用比FD-SOI晶片要便宜得多。FD-SOI晶片的主要供应商位于Bernin的Soitec，它位于格勒诺布尔北部的Crolles fab complex的街道上。

巧合的是，Soitec、GF和ST以及CEA今年早些时候，法国替代能源和原子能委员会宣布了合作协议FD-SOI下一代行业路线图。在公告中，CEA主席Fran? ois Jacq表示:“CEA与意法半导体，Soitec和GlobalFoundries有着……长期的R&D由欧盟委员会和成员国领导的深度合作历史和积极参与FD-SOI建立完整的生态系统，生态系统包括材料供应商、设计公司EDA工具提供商、无晶圆厂公司和最终用户。这些都是构成FD-SOI平台元素

7月份的ST/GF FD-SOI备忘录公告还说：备忘录公告还说：ST和GF法国政府将对新设施给予重大财政支持。该工厂将为欧洲芯片法案的目标做出巨大贡献，包括欧洲到2030年实现全球半导体产量20%的目标。这一声明是欧洲对美国政府的猛烈打击，美国政府似乎拖累了自己的芯片法案，使英特尔和TSMC等公司很烦。然而，美国参众两院上周终于通过了这项法案，预计美国总统乔·拜登本周将签署法案，使其成为法律。

法国似乎在大力发展FD-SOI，假如你不打算去做ASML购买1.5亿美元EUV踏步机或下一代3亿美元NA”EUV踏步机，这是一个很好的策略。FD-SOI将FinFET和GAAFET许多优点给了一个更便宜的工艺节点。GF已提供两种FD-SOI工艺节点或平台称为RF SOI和22纳米FDX22。今年5月，GF发布了一个名字GF Connex的RF元平台整合了公司RF SOI、FDX、SiGe和FinFET为了满足智能移动、物联网设备和通信基础设施设备的各种通信需求，半导体平台的元素。

就其本身而言，ST目前提供28纳米FD-SOI工艺/平台。28纳米节点是目前最具成本效益的工艺节点，因此使用该节点具有很大的经济效益。然而，技术不可避免地在前进，Crolles联合声明提到18纳米ST工艺技术。这似乎与ST技术、制造、质量和供应链总裁Orio Bellezza在今年5月关于技术与制造的意大利半导体资本市场日讨论了嵌入式AVX代理入式PCM18纳米FD-SOI工艺技术相同。

ST、GF和CEA联合声明得到巩固FD-SOI作为未来几十年的特定应用GAAFETs可行替代品的地位，包括汽车、物联网和移动市场的应用。对于这些应用，重要的不是晶体管的数量；这就是晶体管能做什么