芯片采购网专注于整合国内外授权IC代理商现货资源，芯片库存实时查询，行业价格合理，采购方便IC芯片，国内专业芯片采购平台。

摘要

随着越来越多的设备旨在解决现代算法加速工作负荷，高带宽数据流必须能够有效地移动到高速界面和整个设备之间。Achronix的Speedster7t独立FPGA芯片可以集成新的、高度创新的二维芯片上网(2D NoC）处理这些高带宽数据流。Achronix的FPGA中特有的2D NoC实现编程逻辑资源实现2是一种创新D NoC与传统方法相比，有哪些创新和价值？本白皮书讨论了这两种实现D NoC该方法为展示和软2提供了示例设计D NoC实现相比，Achronix 2D NoC如何提高性能，减少面积，缩短设计时间。

介绍

Achronix为其Speedster7t系列FPGA通过集成创新，完全重新设计了片上通信架构D NoC适应高带宽数据流的需要。在该FPGA设备外围，这2D NoC连接到所有高速接口，包括多个400G以太网、PCIe Gen5、GDDR6和DDR4/5端口。在该FPGA在可编程逻辑阵列上部署了一系列高速行和列通道，分别向FPGA网络流量分布在可编程逻辑阵列的水平和垂直方向上。除了这些行和列，在NoC每一行和每一列交叉的位置以及发送点和目标NoC访问节点（NAP）。这些NAP充当NoC资源或目的地位于可编程逻辑阵列中。

为了将Achronix FPGA中内置的2D NoC，可编程逻辑阵列中使用传统方法创建的NoC为此，我们评估了几种软件NoC设计；最后，基于同行评审和FPGA可移植结构，我们选择了米兰理工学院的软2D NoC（https://github.com/agalimberti/NoCRouter，2017）设计。这种软NoC单向网络（mesh）虫洞前瞻性预测切换已经实现。这种软NoC单向网络（mesh）虫洞预测切换已经实现。在实施过程中，它需要每一个mesh存储和转发流控制单元节点上的多个存储器（flit）。

量化片上2D NoC实现模式与使用逻辑阵列资源的软实现模式之间的差异首先创建了一个实例AlexNet 2D卷积的19个实例设计，然后在完整的2个D NoC设计比较了三个主要指标：所需资源和设计性能Jorjin代理以及设计时间建设计时间和在工具中编译设计时间）。结果是在所有三种情况下集成Achronix 2D NoC性能明显优于软实现。

2D NoC减少资源的使用

为了比较两种不同的2种D NoC设计，两种2D NoC都与现有的2D卷积（conv2d）结合设计。conv2d设计执行输入图像AlexNet 2D卷积。此conv2d设计需要一两个AXI-4连接:一个用于读取内存，一个用于写入内存或共享AXI-四执行读写。实现和软NoC选择单个共享的最佳集成AXI-4接口，conv2d每个模块的例子mesh节点。然后，软NoC启用了GDDR存储接口的数据入口和出口-软NoC中间，内存接口连接到第20个mesh节点；内置式NoC这种连接已经存在于中间。从GDDR6到每个conv2d从节点到节点都有节点通信，但是conv2d节点之间没有通信。

Achronix 2D NoC的设计细节

该设计有19个conv2d访问模块实例，访问每个实例GDDR6存储器。第20个例子是空闲的，因为GDDR6接口直接连接到集成2D NoC。80个可用的NoC接入点（NAP）其中38个用于连接conv2d实例。每个conv2d实例使用64台机器学习处理器（MLP），它在垂直方向上覆盖两个NAP。因为这个部署是针对内置2的D NoC，所以采用双AXI-4方法连接conv2d模块。下表列出了本设计中使用的资源。

表1 Achronix 2D NoC使用的资源

图5 Achronix的2D NoC和NAP

软2D NoC使用五路交叉开关（crossbar switch），一个端口和本地conv2d实例通信，其他端口与网格中的下一个节点通信。节点到节点连接的频率为82 MHz，从而在一个节点上形成最高的21 Gbps的GDDR6接口带宽。下面的框图显示了软2D NoC mesh中间的交叉开关。