7月31日，美国媒体最近报道称，最强大的芯片越来越有效，但几乎不再被称为微芯片。

芯片采购网专注于整合国内外授权IC代理商的现货资源，真实的AMS代理查询芯片库存，行业价格合理，采购方便IC芯片，国内专业芯片采购平台。

由于各行各业都需要更快、更强大的芯片，通过缩小晶体管进入瓶颈。所以工程师们堆叠了微芯片，最终促进了巨型芯片的快速崛起。在某些情况下，它们正在达到几乎从未见过的巨大体积。

目前，大多数芯片的尺寸与硬币相当，但有些芯片实际上大到类似于信用卡。在极端情况下，甚至像盘子的大小。

这些超级芯片不仅出现在地球上最强大的超级计算机上，也出现在日常必需品上。例如，微软Xbox和索尼PlayStation5都使用了由AMD产品的设计。苹果在Mac Studio搭载的M1 Ultra也采用了这种设计方法。

但这些巨芯片给工程师带来了挑战，因为它们在密集包装的电路中产生额外的热量。尽管它们通常更环保，但它们的巨大尺寸也意味着它们通常需要消耗更多的能量。例如，英特尔Ponte Vecchio每次计算时芯片更环保，但仍需消耗600瓦能量，足以启动和运行吹风机。如果你问为什么巨芯片还没有用在手机上，这是限制因素之一。

在某种程度上，巨芯片只是促进摩尔定律进化的一种方式。英特尔创始人戈登·摩尔（Gordon Moore）据说芯片上的晶体管数量每两年翻一番。巨型芯片只是业内最新的创新产品，承诺提供更高的效率。

荷兰ASML该公司实际上垄断了芯片制造设备的生产，这对于生产世界上最先进的芯片和最小的晶体管非常重要。但即便如此，该公司还是表示，仅仅使芯片上的晶体管更小，维持摩尔定律的运行是不够的。在2021年9月对买家的演示中，ASML该公司谈到了系统扩展的概念。ASML发言人证实，该公司认为系统扩展是微芯片选择范围缩小的补充。

借用城市的比喻，如果一个大都市不能缩小其住房规模或使其交通更加环保，它可能别无选择，只能向外扩张。

封装 芯粒

然而，制造巨型芯片并不容易。部分原因是，这意味着每个芯片部件都应以纳米级的精度移动到位，并在没有微型焊枪的情况下连接。

这主要是由于芯片行业长期忽视的一个领域，即包装。

在传统设备中，接收和发送无线电波的芯片(如通过Wi-Fi通话)可以连接到其他不同的芯片进行通用计算，它们之间的连接实际上被称为总线。但就像它在现实世界中的地位一样，这种巴士很难在相邻的硅城之间快速运输东西。作为替代方案，巨芯片的新包装可以立即连接这两个芯片。结果就像把所有这些芯片集中在一个屋檐下，并不断增加。

IBM洛杉矶加利福尼亚大学教授苏布拉曼尼亚·艾尔（Subramanian Iyer）据说传统的微芯片应该占据几乎三分之一的空间，并消耗大量的能量将芯片的计算结果传递给剩余的电路。堆叠芯片使它们之间的通信更快，因为它允许它们之间有许多额外的连接，就像在摩天大楼之间乘电梯比在整个建筑中穿梭更快一样。

巨芯片与芯片堆叠的重要环节是一种全新的微芯片，称为芯片。它消除了许多用不同芯粒支持即时通信的老式电路。这些芯片可以与不同的芯片融合，形成巨大的芯片，制造许多简单直接的连接。伊利诺伊大学厄巴纳-香槟分校电气工程教授拉凯什·库马尔(Rakesh Kumar)不同芯片之间的直接通信使它们像单个大微处理器一样运行。

最近发布的英特尔Ponte Vecchio图形处理器就是一个典型的例子。每个Ponte Vecchio它们由63个完全不同的芯粒组成。这些芯粒堆放在最佳位置，然后相互挤压，有3个100平方毫米的完整空间，可容纳1000亿晶体管。相比之下，笔记本电脑内核上的日常芯片小于150平方毫米，大约有15亿个晶体管。

堆叠芯粒的使用显然是英特尔处理器的发展方向，其中大多数已发布但尚未上市的服务器、台式电脑和笔记本电脑处理器都采用了这种技术。英特尔高级研究员达斯·夏尔马（Das Sharma）这种方法为芯片制造提供了一种比传统方法更快、更具成本效益的新方法。

他指出，堆叠芯片还允许英特尔扩大其下一代台式机和服务器芯片的效率，而不增加其（二维）足迹或整体能耗。芯片使用的能源是重要的设计因素，节能是行业的最高优先事项之一。堆叠芯片允许工程师从当前的设计中挤出额外的空间，通过节省芯片各部件通信所需的时间和能量。但当效率优先时，尽管能耗更大，芯片也可以用来制造更大的微芯片。

AMD它是当今芯片技术领域的先驱，在处理器中提供了几个芯粒。该公司发现，它只需要CPU堆叠存储芯片的主要部分（PC大多数非图形计算芯片的执行可以显著提高程序的运行速度。

巨头加入

Ansys公司产品广告总监马克·斯威楠（Marc Swinnen）虽然目前基于芯粒制造的巨芯片数量可能很少，可能只在最强大的程序中使用，但制造它们的模式正在加速。Ansys是构建人体模拟软件程序的组织，广泛应用于微芯片设计行业。Ansys大多数客户不愿透露姓名，但三星就是其中之一。Ansys发言人说，自2019年以来，Ansys堆叠芯片的类型增加了20倍。

今年3月，它被称为通用芯粒互连快线(UCIe)英特尔和AMD通用技术已经各自推出。这种技术允许任何使用它们的人创建与不同制造商制造的芯片相结合的芯片。组织成员还包括Arm、台积电、三星和不同的微芯片设计和制造巨头。

UCIe德本德拉，英特尔高级研究员·达斯·夏尔马（Debendra Das Sharma）任何公司迟早都可以从其他公司购买芯片，然后组装成他们需要的组装芯片。

当然，这项工作需要大量不同的公司参与。夏尔马博士说，UCIe他们的成员将能够证明他们最终会成功。但伊利诺伊大学的库马尔博士并不确定。他说：在这样一个竞争激烈的行业，标准化一切都是一个挑战，因为我们必须妥协，不是每个人都有表现友好的动机。

整个行业对该技术感兴趣的一个重要驱动因素是，越来越多的公司（包括亚马逊、谷歌、微软、特斯拉和其他公司）希望创建自己更强大的微芯片，以支持云计算、智能手机、游戏机到汽车等行业。斯威南说：现在，许多大公司几乎所有的业务都是基于硅的质量。

加州大学洛杉矶分校Iyer博士说，对巨芯片的兴趣也来自于当前硬件上的人工智能（AI）强烈呼声机器研究程序。为了满足这一需求，一些公司采用传统的方式制造真正巨大的微芯片。比如，名为Cerebras初创公司制造了一种芯片，它占据了一整层硅片，有时会蚀刻几十个微芯片。另一些公司与艾尔博士的员工一起努力，致力于由芯粒组成的AI超大芯片。

从超级计算机到可穿戴设备

人们对巨型芯片的热情表明，它们在未来的某个时候可能会超过目前的用途。在这种结构中，效率比能耗或电池寿命更重要。库马尔博士说，就像一个大都市通过快速交通项目与郊区连接一样，未来的芯片至少可以通过新的方式在更长的距离内连接。

从表面上看，这似乎毫无意义，因为将芯片转移到更远的地方会增加它们的通信时间。但它至少带来了一个惊人的好处：使用与多功能电路相关的小芯片构建多功能计算机系统，甚至可能促进新芯片的诞生。

例如，库马尔博士的工作人员已经进行的实验表明，芯粒可能与多功能电路相关，成为可穿戴程序，或包裹圆形表面，类似于飞机机翼。艾尔博士说，他的员工致力于创建多功能电话的所有必要组件。

虽然巨芯片的发展面临挑战，但努力将微芯片分解成更小的芯片，然后重新组装成更大、更强大的巨芯片正成为不可阻挡的趋势。简而言之，芯片的内部扩张才刚刚开始。