拼接芯片似乎已经成为芯片圈的新时尚

芯片采购网专注于整合国内外授权IC代理商现货资源，芯片库存实时查询，行业价格合理，采购方便IC芯片，国内专业芯片采购平台。

苹果3月的春季新产品发布会发布了两件M1 Max芯片粘合而成M1 Ultra，超越自称性能Intel顶级CPU i9-12900K和GPU性能天花板NVIDIA RTX 3090。

NVIDIA也在3月的GTC上公布用两块CPU"粘合而成Grace CPU超级芯片的预期性能是尚未发布的第五代顶级芯片CPU的2到3倍。

更早之前，AMD在其EYPC系列CPU中，也用过"黏合"这一步将芯片设计成本降低一半。

自己芯片的粘合似乎不是问题，那么能否从全球市场选择性能最好的芯片粘合在一起，创造更强大的芯片呢？

几周前，芯片可以互连"万能胶"出现了，Intel、AMD、台积电等芯片公司联合成立小芯片互联产业联盟，定制UCIe 1.0（Universal Chiplet Interconnect Express）标准。

多年以来，AMD、Intel、台积电、Marvell例如，芯片公司推出了一些类似小芯片的设计，Intel称之为Foveros小芯片法推出了3D封装的CPU平台，封装方式为10nm处理器内核和4个22nm集成处理器内核封装；台积电也在开发一种称为集成芯片系统的方法（SoIC）的技术。

在这些技术中，裸片对裸片的连接至关重要，即一个裸片和另一个裸片需要连接"黏合"在一起，每个裸片都包含一个物理界面IP公共接口模块可以连接两个裸片。

在Chiplet在初步探索中，许多公司开发了具有专有接口的互连，实现了自己芯片模型之间的互连。

由于Chiplet最终目标是在内部或多个芯片供应商中获得高质量、可互操作的芯片模块，因此Chiplet进一步发展取决于行业内是否有标准接口可以连接不同的芯片模型，即可以粘合各种芯片模块的芯片"万能胶"。

万能胶今年3月初UCIe芯片胶时代终于迎来了新的起点。

"各行业开放标准的实施将导致该行业的爆发，遵循该行业的发展规律，UCIe对Chiplet发展意义重大，是的Chiplet时代到来的重要标志。"华封科技创始人王宏波告诉雷峰网(微信官方账号:雷峰网)。

"Chiplet它已经在这个行业推广了很多年，一直在进产业化，很大一部分原因是等待标准的建立。如果你选择了错误的标准，结果就不会得到市场的认可，这将浪费大量的精力。"芯原股份创始人、董事长兼总裁戴伟民表示。

不过，在UCIe在确立之前，业内有各种接口类型，"万能胶"是否意味着那些曾经出现过的人？Chiplet探索过该领域的芯片公司之前的努力都白费了？

王宏波认为，Chiplet这意味着通过先进的包装连接不同的芯片模块。"在Chiplet在发展的早期阶段，每个家庭都会根据自己的产品需求Chiplet进行独立投资和研究，在某些方面取得技术突破，然后聚集成行业标准，这是一个正常的发展过程。"

晶方科技副总经理刘宏军认为，UCIe标准的制定肯定会使用一些已经定义和熟悉的协议，但也有一些新的标准和包装集成方法需要重新定义，以实现更好的可操作性。UCIe小芯片互联的技术标准化不是推翻行业之前的工作。"

要理解UCIe对Chiplet时代即将产生的积极作用可以相同PCIe甚至可以在协议层进行类比UCIe理解为PCIe扩展缩微互联网结构。

"之前的PCIe解决了计算机系统及周边设备的数据传输问题，UCIe解决了小芯片和小芯片的数据传输问题。如果没有统一的电气信号标准，许多企业将不会共同完成系统集成的生态合作。如果没有合作，就会进入该局Chiplet单个企业很难完成产业发展所需的生态建设。"刘宏钧说。

王宏波也表达了同样的观点，"PC时代，Intel主导建立的x86系统有一系列标准，如：PCIe标准可以使其他家庭的产品相同Intel的CPU分工协作，x86系统的一系列标准构建了整个系统PC时代的硬件系统，到了Chiplet时代，其实是将军PC时代建立生态系统的逻辑缩小复制到芯片中，Chiplet作为芯片组合，也需要依靠UCIe该标准方便地将不同公司的芯片设计与芯片结合起来，建立生态系统，促进整个行业的发展。"

不过，PCIe经过十多年的发展才成为主流，UCIe1.0的出现只是Chiplet时代真正到来的起点，距离Chiplet真正成为主流还有很长的路要走。即使像强大一样强大。Intel，实现量产也需要花费大量的时间和精力。

工艺成为第一难，没有人愿意承担工程费用

"事实上Chiplet最大的困难不是协议的制定，而是产品定义和制造环节。统一协议和标准是降低研发成本，加快市场应用。"风险投资总监刘凌涛告诉雷峰。

刘宏钧持同样的观点，他认为虽然UCIe统一标准的建立为行业指明了方向，但具体物理层指标带来的工艺能力要求和大规模制造环节仍存在诸多挑战，如包装体内多层材料的堆叠，从硅间堆叠到硅、有机材料、金属等材料。

"连接这些材料需要小的引线和线宽，复杂性高，良率受工艺影响大，成本高。"刘宏钧说。

以Intel的EMIB为例，从Intel在发表的公开论文中可以发现，EMIB工艺实现面临许多问题，需要材料和工艺的开发。硅桥的设计需要由了解材料、包装、工艺和信号完整性的高级工程师共同实现。

此外，除苹果外，还需要改进晶圆制造材料和设备的时间和成本Intel除部芯片公司以外无法承受的。

不仅如此，即使有，UCIe该芯片万能胶，"Chiplet在哪里"也很难解决问题。

"UCIe之后，Chiplet面临的是Chiplet谁先迈出供应商和应用商的第一步？这也是一个'鸡与蛋&问题。Chiplet供应商更关心的是Chiplet一次性工程费用（NRE）谁来承担，应用程序员担心是否有足够的钱Chiplet可应用，还有Chiplet何时可以首先验证产品的性价比。"戴伟民说。

正因为如此，即使有了UCIe每个人都很容易停留在观望阶段，等待第一个吃螃蟹的人出现。"芯原正在有意使用Chiplet企业积极沟通，努力探索潜在客户'众筹'Chiplet有望尽快打破僵局。"戴伟民补充道。

延续摩尔定律，万能胶芯片不是万能的

芯片万能胶普及的关键在于能否延续摩尔定律对芯片公司更有价值。

从产业链的角度来看，一方面，Chiplet作为半导体行业的技术趋势，芯片公司需要在自己的位置上做最好的工作，通过分工减少合作Chiplet芯片与市场需求的时间和周期相匹配，因此芯片公司之间的连接将更加紧密。另一方面，芯片通用胶似乎正在重写芯片公司或芯片产品的评价系统或维度。

"长期以来，最先进的前晶圆工艺节点往往是芯片最佳性能的象征，最先进的工艺节点往往引领芯片性能的发展趋势。Chiplet在时代，多芯片异构系统集成可能取代单个先进工艺节点的竞争力，异构集成能力逐渐成为评价芯片设计或制造公司的新公司MoSys代理标准。"刘宏钧补充道。

"正因为如此，Intel主导参与了UCIe为了围绕标准建立一个标准Chiplet对于技术的生态系统IDM2.战略升级至关重要。"

值得一提的是，当先进工艺削弱芯片性能提升的重要性时，有利于中国大陆芯片产业在晶圆制造领域的发展，尤其是中国大陆在先进封测领域，Chiplet时代有望占据一定的优势。

"与先进制造相比，中国与国际先进水平在先进包装方面差距不大，Chiplet有利于我国芯片产业的发展。"戴伟民说。

尽管从成本优势的角度来看AMD、Intel多芯片明多芯片架构具有一定的经济性，但事实上，与微晶体管相比，芯片通用胶并不总是带来最大的成本优势。

清华大学交叉学院博士研究生冯寅潇和清华大学交叉学院助理教授马恺声发表了一篇文章Chiplet通过建立成本计算论文Chiplet精算师的成本模型准确评估了多芯片集成系统的成本效益。

结果发现，现阶段Chiplets方案只有在800平方毫米的大芯片上才能真正盈利，工艺越先进，盈利效果越明显。nm当产量达到2000万时，多芯片架构开始带来回报。

戴伟民还表示，并非所有芯片都适合使用chiplet不要为了拆分而拆分。在许多情况下，单个集成系统芯片（SoC),如基于FD-SOI集成射频无线连接功能的物联网系统芯片更有价值。

平板电脑应用处理猖獗，自动驾驶域处理器，数据中心应用处理器将是Chiplet三个领域率先落地。也是解决方案chiplet鸡和蛋问题的动力。

也就是说，虽然Chiplet有能力延续摩尔定律，但对于绝大多数不太先进的芯片公司来说，没有必要提前为芯片通用胶支付费用。所以你可以理解为什么UCIe工业联盟由几家芯片巨头共同建立。

但不可否认的是，性能、功耗和面积的升级仍然是芯片行业发展的目标。随着越来越多的终端产品开始负担得起更先进的工艺，芯片通用胶的主流时代将不再遥远。

有一天，当芯片通用胶的再利用能力达到一定水平时，就有能力完全战胜晶体管集成。